Conclusão antes dos argumentos: comprar GaN em 2026 não é comprar “um material novo” — é comprar um dispositivo com risco de nível material. Três fatores decidem o sucesso do programa: (1) qual rota de substrato você escolheu; (2) se você travou contratualmente o R_DS(on) dinâmico, e não apenas o número da primeira página do datasheet; e (3) se você entendeu que GaN não tem pinagem padronizada na indústria — portanto o “segundo fornecedor” é uma decisão de projeto tomada na fase de RFQ, não uma decisão de compras tomada depois da rampa. O resto — preço, frete, imposto — é aritmética.

1. O que você está realmente comprando

Um transistor de potência GaN é um HEMT lateral: a corrente flui lateralmente através de um gás de elétrons bidimensional (2DEG) formado na interface AlGaN/GaN. Isso é estruturalmente diferente de um MOSFET de silício ou de um MOSFET de SiC, e as diferenças determinam toda a conversa de compras:

• Não há diodo de corpo intrínseco. A carga de recuperação reversa (Q_rr) é praticamente zero. Esta é a principal razão pela qual o GaN vence em topologias em ponte com comutação dissipativa (hard-switching) e o que viabiliza operação na faixa de MHz.
• Carga de saída (Q_OSS) e de porta (Q_G) muito baixas. A perda de comutação cai, os magnéticos encolhem, a densidade de potência sobe — é a razão física pela qual um carregador de 140 W cabe na palma da mão.
• Geometria lateral = dispositivo sensível à superfície. O aprisionamento de cargas na superfície e no buffer eleva transitoriamente a resistência de condução sob estresse de comutação em alta tensão. Não existe equivalente disso num datasheet de MOSFET de silício, e é exatamente aqui que a maioria dos compradores decepcionados com GaN se machuca.
• Janela de porta estreita (tipos com porta p-GaN). O V_GS máximo absoluto típico fica em torno de 6–7 V, contra 20 V no silício. A margem de projeto do driver é apertada e um layout descuidado não queima peças na bancada — queima em campo.

2. Rota de substrato: a decisão que fixa seu custo e seu teto

Rota	Tensão / uso típico	Por que escolher	Pontos de atenção
GaN-on-Si	100 V, 200 V, 650 V — carregadores, adaptadores, fontes de servidor, microinversores, DC-DC 48 V	Menor custo por ampère; roda em linhas de silício de 6 e 8 polegadas, logo a capacidade é real e escalável	Condutividade térmica do substrato de silício (~150 W/m·K) limita a potência contínua; a qualidade de engenharia da camada buffer varia muito entre fornecedores
GaN-on-SiC	Amplificadores de potência RF, estações-base 5G/6G, radar, satcom	O substrato de SiC conduz calor ~3x melhor (~370–490 W/m·K); maior densidade de potência e linearidade RF	O substrato domina o BOM; maior exposição a controles de exportação; prazos longos
GaN-on-sapphire	Carregadores de consumo de baixa potência	Substrato mais barato; suficiente para adaptadores de baixo ciclo de trabalho	Caminho térmico ruim (~35 W/m·K). Não aceite para nada com carga sustentada ou gabinete pequeno
GaN-on-GaN (substrato nativo)	Dispositivos verticais, lasers, nichos de alta corrente	Melhor qualidade de cristal, caminho de corrente vertical	Oferta de substrato escassa e cara; em 2026, trate como P&D, não como material de produção

Regra prática: se a aplicação é um conversor AC-DC abaixo de ~3 kW, especifique GaN-on-Si e negocie preço. Se a aplicação é RF, você vai comprar GaN-on-SiC e negociar prazo e documentação de licença — não preço.

3. Arquitetura: cascode vs. modo de enriquecimento verdadeiro

Ambos são vendidos como “GaN normalmente desligado”. Comportam-se de forma diferente e não são intercambiáveis no seu driver de porta.

• Cascode — um HEMT GaN de depleção empilhado com um MOSFET de silício de baixa tensão no mesmo encapsulamento. Você o aciona como um MOSFET de silício (porta 0–10/12 V), o que o torna a atualização de menor risco para projetos existentes. Custo: um Q_rr pequeno mas não nulo vindo do silício, parasitas adicionais de encapsulamento e um piso de R_DS(on) ligeiramente mais alto.
• Porta p-GaN (e-mode) — modo de enriquecimento genuíno em um único die. Melhores figuras de mérito e a maior frequência de comutação alcançável, mas o driver precisa respeitar uma janela de ~5–6 V nominal / ~6–7 V máximo absoluto, e é preciso gerenciar a corrente de porta, não só a tensão.
• CI de potência GaN integrado — driver, level shift, proteção e às vezes sensoriamento cointegrados com o HEMT. Menos componentes, muito menos erros de layout, time-to-market mais rápido. O preço: travamento em um único fornecedor e nenhuma alternativa pino a pino. Escolha quando o risco de cronograma superar o risco de suprimento.

4. A folha de especificação que deve acompanhar sua RFQ

Uma RFQ de GaN que informa apenas tensão, corrente e encapsulamento trará cotações que você não conseguirá comparar. Trave estes campos:

1. Classificação de V_DS e limite transitório — dispositivos de 650 V normalmente declaram um V_DS transitório maior; peça o valor especificado e sua duração, não linguagem de marketing.
2. R_DS(on) a 25 °C e a T_J = 125 °C. O coeficiente de temperatura do GaN é tipicamente 1,7–2,3x entre 25 °C e 125 °C. Se o fornecedor cotar apenas 25 °C, seu projeto térmico está apoiado em um número que nunca aparecerá em operação.
3. Dados de R_DS(on) dinâmico, medidos nas suas condições de comutação. Solicite caracterização alinhada ao JEDEC JEP180 (diretriz da indústria para medição de resistência de condução dinâmica em dispositivos GaN), no V_DS nominal, a 125 °C, na sua frequência de comutação. Peça a razão R_DS(on),din/R_{DS(on),estático}. Uma razão próxima de 1,1–1,3 indica processo maduro; um fornecedor que simplesmente não consegue produzir o dado já lhe disse algo importante.
4. Q_G, Q_OSS, E_OSS, C_OSS(tr), C_ISS — Q_OSS e E_OSS determinam a perda em comutação suave e são frequentemente subespecificados.
5. Porta: V_GS nominal, máximo absoluto, limiar V_TH e sua distribuição. Peça a dispersão de V_TH entre lotes, não apenas o valor típico.
6. Térmico: R_th(j-c) e R_th(j-a), e o lado de resfriamento (top-side ou bottom-side cooled). Encapsulamentos com resfriamento superior mudam toda a PCB e o dissipador — decida antes do layout.
7. Encapsulamento e isolação — PQFN, DFN, TOLL, embedded/chip-scale. Para GaN lateral, confirme distâncias de isolamento e de escoamento superficial entre dreno e fonte contra a norma de segurança do produto final (por exemplo, IEC 62368-1 para equipamentos de TI/AV).
8. Evidência de qualificação de confiabilidade — HTRB, HTGB, H3TRB, ciclagem térmica, IOL e, para automotivo, AEC-Q101 mais PPAP. Pergunte especificamente sobre confiabilidade sob estresse de comutação (o JEDEC JEP173 trata dessa classe de ensaios); dados de qualificação apenas em DC são insuficientes para um conversor em hard-switching.
9. Classificação MSL, condição de dry-pack, perfil de refusão, formato de fita e carretel, MOQ.
10. Rastreabilidade de lote e conteúdo do COA — lote de wafer, lote de montagem, date code e os parâmetros elétricos efetivamente medidos no teste final.

5. Os três riscos específicos de comprar GaN da China

5.1 Licenciamento de exportação para itens de gálio

Desde agosto de 2023 a China aplica controle por licença de exportação a itens relacionados ao gálio, e o nitreto de gálio aparece entre as categorias controladas. Na prática, dispositivos e módulos acabados encapsulados são tratados de forma muito diferente de gálio metálico, substratos de GaN e lâminas epitaxiais. Se você compra transistores ou CIs de potência acabados, isso normalmente não morde. Se você compra lâminas epitaxiais, substratos ou dies nus de GaN, assuma uma etapa de licença e reserve semanas no cronograma. Pergunte ao exportador, por escrito e antes do PO: qual código HS será declarado, se a licença é exigida, se já foi concedida e qual o prazo atual de aprovação. Listas de controle mudam — verifique o status vigente em vez de confiar em qualquer artigo, inclusive este.

5.2 Exposição tarifária e de classificação

Transistores GaN discretos e CIs de potência GaN são classificados de forma diferente (posições de transistores vs. posições de circuitos integrados), e o tratamento tarifário e de defesa comercial pode divergir de modo relevante — em especial para importadores dos EUA, onde linhas tarifárias de semicondutores foram revisadas para cima em rodadas recentes. Confirme a classificação com seu despachante sobre uma fatura de amostra antes de fechar preço de volume, e garanta que o código HS declarado pelo fornecedor seja o mesmo. Um modelo de custo total construído sobre a posição errada não é modelo, é surpresa.

5.3 Sem pinagem padrão — segunda fonte é tarefa de engenharia

Diferente dos MOSFETs de silício, dispositivos GaN de fornecedores distintos raramente são compatíveis pino a pino, e CIs de potência GaN integrados nunca são. Este é o erro estrutural mais comum em compras de GaN: a equipe projeta com a peça de um fornecedor e descobre na rampa que não há alternativa. Mitigações, em ordem de eficácia: projetar para um footprint amplamente suportado pela indústria (TOLL, tamanhos padrão de PQFN) quando o desempenho permitir; qualificar dois fornecedores no mesmo footprint durante o desenvolvimento, não depois; e, se o CI integrado single-source for inevitável, negociar estoque-pulmão ou cláusula de last-time-buy junto com o preço.

6. Modelo de custo total (landed cost)

Monte o modelo nesta ordem e não pule as linhas 4 a 7 — é exatamente ali que programas de GaN perdem silenciosamente sua vantagem de custo:

1. Preço unitário FOB no seu volume anual (peça tabela de faixas: 10 mil / 100 mil / 500 mil / 1 milhão)
2. Frete — semicondutores vão por via aérea; peso pequeno, custo por embarque não trivial, então consolide
3. Imposto de importação e medidas de defesa comercial, sobre o código HS confirmado
4. Despacho aduaneiro, embalagem compatível com ESD/MSL e manuseio de dry-pack
5. Custo de inspeção de recebimento (ver seção 7) e taxa de rejeição esperada
6. Custo de carregamento do estoque de segurança que seu risco de fonte única obriga a manter
7. Compensação em nível de sistema — o argumento honesto de custo do GaN está no sistema, não no dispositivo: magnéticos menores, dissipador menor, menos capacitores, faixa de eficiência superior. Quantifique o BOM que você elimina. Se comparar GaN com silício apenas pelo preço do componente, o GaN sempre perde — e você mediu a coisa errada.

Sobre a direção de preços em 2026: a capacidade de GaN-on-Si em 8 polegadas já está em produção de volume genuína, o que comprimiu o custo do die de 650 V e moveu a disputa competitiva de “você consegue fornecer?” para “você consegue comprovar R_DS(on) dinâmico e confiabilidade?”. Trate qualquer cotação drasticamente abaixo da faixa de mercado como gatilho para pedir dados, não como vitória de negociação.

7. Inspeção de recebimento que de fato pega problemas de GaN

• Traçador de curvas / paramétrico: R_DS(on) no V_GS especificado, V_TH, fugas I_DSS e I_GSS. Acompanhe a distribuição de V_TH lote a lote — deriva é o alerta precoce de uma mudança de processo que não lhe foi comunicada.
• Teste de duplo pulso (DPT): a única forma realista de verificar energia de comutação e comportamento de resistência dinâmica na sua própria topologia. Inclua o resultado do DPT na aprovação de primeira peça.
• Termografia sob carga na potência nominal, dentro do seu gabinete real — não em bancada aberta.
• Nível de encapsulamento/placa: raio-X ou CSAM por amostragem para vazios sob o pad térmico; confirme que a vida útil de MSL foi respeitada no trânsito.

8. Limites de projeto a escrever na especificação

Estes são os modos de falha que geram devolução de campo e depois são atribuídos ao fornecedor:

• Indutância de laço. GaN em alta frequência exige laço de potência tipicamente abaixo de alguns nH. Laços longos convertem dv/dt rápido em sobressinal de V_DS acima do limite transitório.
• Conexão Kelvin de fonte para desacoplar o driver da indutância de fonte comum.
• Proteção do laço de porta — com máximo absoluto de ~6 V, o ringing que um projeto de silício tolera aqui é destrutivo. Resistor de porta em série, caminho de retorno curto e clamp onde aplicável.
• Gestão de tempo morto — sem diode de corpo não há caminho de condução reversa tolerante; margens contra shoot-through precisam ser verificadas, não presumidas.

9. Uma sequência executável para 2026

1. Semanas 1–2: fixar aplicação, topologia, frequência e orçamento térmico. Escolher rota de substrato (seção 2) e arquitetura (seção 3).
2. Semanas 2–4: emitir a RFQ com a folha completa da seção 4. Descartar cotações sem R_DS(on) dinâmico e sem dados a 125 °C.
3. Semanas 4–8: amostras de pelo menos dois fornecedores no mesmo footprint. Rodar DPT e validação térmica no gabinete real.
4. Semanas 8–12: confirmar por escrito o código HS e o status de licença; fazer um pequeno embarque piloto pago para validar documentos, embalagem MSL e o despachante antes do volume.
5. Contínuo: tendência paramétrica lote a lote e cláusula contratual de notificação de mudança cobrindo fab de wafer, fornecedor de epitaxia, estrutura de buffer e site de montagem. Em GaN, uma mudança “menor” de epitaxia nunca é menor.

As normas e bases de controle citadas aqui (JEP180, JEP173, AEC-Q101, IEC 62368-1, controles de exportação de gálio, classificação tarifária) são listadas como pontos de verificação de compras. Confirme revisões vigentes e status legal atual com o organismo emissor, seu despachante aduaneiro e seu fornecedor antes de contratar.