先给结论:2026 年买 GaN,已经不是”买一种新材料”,而是”买一颗带材料级风险的器件”。决定项目成败的只有三件事:一、你选了哪条衬底路线;二、你有没有在合同里锁定动态 RDS(on),而不是只看数据手册首页那个数;三、你有没有意识到 GaN 没有行业统一封装引脚定义——所以”第二供应商”是在 RFQ 阶段做的设计决策,不是量产后再做的采购决策。剩下的价格、运费、关税,都只是算术题。
一、你买的到底是什么器件
GaN 功率器件是横向 HEMT:电流沿 AlGaN/GaN 界面形成的二维电子气(2DEG)横向流动。这和硅 MOSFET、SiC MOSFET 的纵向结构有本质区别,而这些区别直接决定了采购要谈什么:
- 没有体二极管。反向恢复电荷 Qrr 基本为零。这是 GaN 在硬开关桥式拓扑里压倒硅器件的核心原因,也是它能做到 MHz 级开关频率的前提。
- 输出电荷 QOSS 和栅极电荷 QG 极低。开关损耗大幅下降,磁性元件缩小,功率密度上升——这就是 140 W 快充能做到掌心大小的物理原因。
- 横向结构 = 对表面态敏感。高压开关应力下,表面和缓冲层的电荷陷阱会让通态电阻瞬态升高。硅 MOSFET 的数据手册里没有这一项,而绝大多数”GaN 用了不如预期”的案例都出在这里。
- 栅极窗口极窄(p-GaN 栅型)。VGS 绝对最大值通常只有 6–7 V,而硅器件是 20 V。栅极驱动余量非常小,布局稍差不会在实验室炸,会在客户现场炸。
二、衬底路线:决定成本下限和性能上限
| 路线 | 典型电压/场景 | 选它的理由 | 必须注意 |
|---|---|---|---|
| GaN-on-Si | 100 V / 200 V / 650 V——快充、适配器、服务器电源、微逆变、48 V DC-DC | 每安培成本最低;可跑 6 英寸和 8 英寸硅产线,产能是真实可扩的 | 硅衬底导热约 150 W/m·K,限制连续功率;缓冲层工艺水平在不同厂商间差距极大 |
| GaN-on-SiC | 射频功放、5G/6G 基站、雷达、卫通 | SiC 衬底导热约 370–490 W/m·K,约为硅的 3 倍;功率密度与射频线性度最高 | 衬底成本主导 BOM;出口管制敞口最大;交期长 |
| GaN-on-sapphire | 低功率消费类充电器 | 衬底最便宜,低占空比适配器够用 | 导热约 35 W/m·K,散热通道差。凡是持续负载或小体积密闭结构,不要接受这条路线 |
| GaN-on-GaN(同质衬底) | 纵向器件、激光器、小众大电流 | 晶体质量最好,纵向导流 | 衬底供应薄、价格高。2026 年按研发料对待,不要按量产料排产 |
实操判断:3 kW 以下的 AC-DC 变换,指定 GaN-on-Si,谈价格;射频应用,你只能买 GaN-on-SiC,谈的是交期和许可证文件,不是价格。
三、器件架构:Cascode 还是真增强型
两者都叫”常关型 GaN”,但行为不同,栅极驱动不可互换。
- Cascode 级联——耗尽型 GaN HEMT 与低压硅 MOSFET 同封装串联。驱动方式与硅 MOSFET 相同(0–10/12 V),是存量设计升级风险最低的方案。代价:硅管带来一点非零 Qrr、额外封装寄生、以及略高的 RDS(on) 下限。
- p-GaN 栅(e-mode)——真正的单芯片增强型。优值系数最好、可达最高开关频率,但栅驱动必须守住约 5–6 V 标称 / 6–7 V 绝对最大的窗口,而且要管的是栅极电流,不只是电压。
- GaN 集成功率 IC——驱动、电平位移、保护(有的还带检测)与 HEMT 集成。物料更少、布局出错概率大幅下降、上市更快。代价是被单一厂商锁定,且没有任何 pin-to-pin 替代。当进度风险大于供应风险时才选它。
四、RFQ 必须附上的规格清单
只写电压、电流、封装的 GaN 询价单,拿回来的报价根本没法横向比较。以下字段必须锁死:
- VDS 额定值与瞬态上限。650 V 器件通常标有更高的瞬态 VDS,要供应商给出瞬态数值和允许持续时间,不要接受宣传口径。
- 25 °C 和 TJ=125 °C 两个温度点的 RDS(on)。GaN 从 25 °C 到 125 °C 的温度系数通常在 1.7–2.3 倍。只报 25 °C 的话,你的热设计建立在一个实际工作中永远不会出现的数上。
- 动态 RDS(on) 数据,且按你的开关条件测。要求按 JEDEC JEP180(GaN 功率器件动态通态电阻测量的行业指南)在额定 VDS、125 °C、你的开关频率下表征,并给出 RDS(on),dyn/RDS(on),static 比值。比值在 1.1–1.3 附近属于成熟工艺;如果供应商根本给不出这份数据,这个信息本身就已经很说明问题了。
- QG、QOSS、EOSS、COSS(tr)、CISS——QOSS 与 EOSS 决定软开关损耗,是最常被漏标的参数。
- 栅极:VGS 标称值、绝对最大值、阈值 VTH 及其分布。要跨批次的 VTH 分布带,不要只要典型值。
- 热:Rth(j-c)、Rth(j-a),以及散热面朝向(顶部散热 vs 底部散热)。顶部散热封装会改变整块 PCB 和散热器设计——必须在布局前定。
- 封装与绝缘——PQFN、DFN、TOLL、嵌入式/晶圆级。横向 GaN 要按终端产品安规(如 IT/AV 设备的 IEC 62368-1)核对漏极—源极焊盘间的电气间隙与爬电距离。
- 可靠性认证证据——HTRB、HTGB、H3TRB、温度循环、IOL;车规还要 AEC-Q101 加 PPAP。特别要问开关应力下的可靠性(JEDEC JEP173 覆盖这一类测试);对硬开关变换器而言,只有直流应力的认证数据是不够的。
- MSL 等级、干燥包装状态、回流焊曲线、编带盘规格、MOQ。
- 批次追溯与 COA 内容——晶圆批号、封装批号、日期码,以及成测环节实际测了哪些电参数。
五、从中国采购 GaN 特有的三个风险
5.1 镓相关物项的出口许可
自 2023 年 8 月起,中国对镓相关物项实施出口许可管理,氮化镓属于管制类别之列。实践中,已封装成品器件/模块与镓金属、GaN 衬底、外延片的处理方式差异很大。如果你买的是成品晶体管或功率 IC,通常不会被卡;如果你买的是 GaN 外延片、衬底或裸芯,就要默认存在许可环节,并在排产计划里预留数周时间。下单前请书面向出口方确认四件事:申报用哪个 HS 编码、是否需要许可、许可是否已获批、当前审批周期多长。管制清单会调整——请以主管部门当期口径为准,不要以任何文章(包括本文)为依据。
5.2 关税与归类敞口
分立 GaN 晶体管与 GaN 集成功率 IC 的归类不同(晶体管税目 vs 集成电路税目),由此带来的关税与贸易救济待遇可能差别显著——对美国进口商尤其如此,近几轮调整中半导体相关税目税率有所上调。请在承诺量产价格之前,让报关行基于一份样品发票确认归类,并确保供应商申报的 HS 编码与之一致。建立在错误税目上的到岸成本模型不是模型,是意外。
5.3 没有统一引脚定义——第二供应商是设计任务
与硅 MOSFET 不同,不同厂商的 GaN 器件很少 pin 兼容,集成 GaN 功率 IC 则完全不兼容。这是 GaN 采购里最常见的结构性错误:研发按某家器件做完设计,量产爬坡时才发现无替代料。缓解手段按有效性排序:性能允许时优先选择产业界广泛支持的封装(TOLL、标准 PQFN 尺寸);在开发阶段就在同一封装上认证两家供应商,而不是事后补;如果必须用单源集成 IC,就在谈价格的同时把安全库存或 last-time-buy 条款一起谈掉。
六、到岸成本模型
按以下顺序搭模型,第 4–7 项不能省——GaN 项目的成本优势通常就是在这几行里悄悄流失的:
- 年用量对应的 FOB 单价(要阶梯价表:1 万 / 10 万 / 50 万 / 100 万颗)
- 运费——半导体走空运,重量小但单票成本不低,尽量拼单
- 关税与贸易救济,按已确认的 HS 编码计算
- 报关费、ESD/MSL 合规包装、干燥包装处理
- 来料检验成本(见第七节)与预估不良率
- 因单源风险被迫持有的安全库存的资金占用成本
- 系统级对冲收益——GaN 真正的成本逻辑在系统层面,不在器件层面:磁性元件更小、散热器更小、电容更少、能效等级更高。要把因此删掉的 BOM 量化出来。如果只拿器件单价和硅器件比,GaN 永远输——那说明你测错了指标。
2026 年价格方向:8 英寸 GaN-on-Si 已进入真实量产规模,650 V 芯片成本被压缩,竞争焦点已从”能不能供”转向”能不能证明动态 RDS(on) 和可靠性”。任何显著低于市场带的报价,应触发一轮数据索取,而不是被当成砍价成功。
七、真正能拦住 GaN 问题的来料检验
- 曲线仪/参数测试:指定 VGS 下的 RDS(on)、VTH、IDSS 与 IGSS 漏电。逐批跟踪 VTH 分布——漂移是”供应商没告知的工艺变更”的最早信号。
- 双脉冲测试(DPT):在你自己的拓扑里验证开关能量和动态通态电阻行为,这是唯一现实可行的方法。把 DPT 结果写进首件(FAI)验收条件。
- 满载热成像——在额定功率、在你的实际外壳内测,不是在开放台面上测。
- 封装/板级:抽样做 X-ray 或超声扫描(CSAM)查散热焊盘下的空洞;确认运输途中 MSL 车间寿命没有被破坏。
八、必须写进规格书的设计红线
下面这些失效模式会产生现场退货,然后被算到供应商头上:
- 回路电感。高频 GaN 的功率回路通常要控制在几 nH 以内。回路一长,快速 dv/dt 就会变成超过瞬态额定值的 VDS 过冲。
- 开尔文源极连接,把栅驱动与共源电感解耦。
- 栅极回路保护——绝对最大值只有约 6 V,硅设计能容忍的振铃在这里是致命的。串联栅电阻、紧凑回流路径、必要处加钳位。
- 死区时间管理——没有体二极管就没有宽容的反向导通通路,直通余量必须实测验证,不能靠假设。
九、可落地的 2026 推进节奏
- 第 1–2 周:锁定应用、拓扑、频率与热预算。定衬底路线(第二节)与器件架构(第三节)。
- 第 2–4 周:带第四节完整规格清单发 RFQ。缺动态 RDS(on) 和 125 °C 数据的报价直接淘汰。
- 第 4–8 周:至少两家供应商、同一封装取样。做 DPT 并在真实外壳里做热验证。
- 第 8–12 周:书面确认 HS 编码与许可状态;量产前先走一票小额付费试运,验证单证、MSL 包装与报关行操作。
- 持续:逐批参数趋势跟踪;合同里写入变更通知条款,覆盖晶圆厂、外延供应商、缓冲层结构与封装厂。在 GaN 上,所谓”小的外延变更”从来不小。
本文引用的标准与管制依据(JEP180、JEP173、AEC-Q101、IEC 62368-1、镓出口管制、关税归类)均作为采购检查点列出。签约前请向标准发布机构、报关行与供应商核实当期版本与现行法律状态。